

## **BEST AVAILABLE COPY**

DIALOG(R)File 352:Derwent WPI (c) 2004 Thomson Derwent. All rts. reserv.

008301037

\*\*Image available\*\*

WPI Acc No: 1990-188038/199025

MIS FET to prevent parasite resistance - has gate thin film electrode, and source drain diffusion layer, changing in inclined portion duplicated

**NoAbstract Dwg 1/9** 

Patent Assignee: NEC KYUSHU LTD (KYUN )
Number of Countries: 001 Number of Patents: 001

Patent Family:

Patent No

Kind Date

Applicat No

Kind Date

Week

JP 2121369

Α

19900509 JP 88274762

Α

19881031 199025 B

Priority Applications (No Type Date): JP 88274762 A 19881031

Title Terms: MIS; FET; PREVENT; PARASITIC; RESISTANCE; GATE; THIN; FILM;

ELECTRODE; SOURCE; DRAIN; DIFFUSION; LAYER; CHANGE; INCLINE;

PORTION;

**DUPLICATE**; NOABSTRACT

Derwent Class: U11; U12

International Patent Class (Additional): H01L-021/26; H01L-029/78

File Segment: EPI



DIALOG(R)File 347:JAPIO (c) 2004 JPO & JAPIO. All rts. reserv.

\*\*Image available\*\* 03145869

MIS TYPE FIELD EFFECT TRANSISTOR

PUB. NO.:

**02-121369** [JP 2121369 A]

**PUBLISHED:** 

May 09, 1990 (19900509)

**INVENTOR(s): SATAKE KAZUYA** 

APPLICANT(s): NEC KYUSHU LTD [423996] (A Japanese Company or Corporation),

JP (Japan)

APPL. NO.:

63-274762 [JP 88274762]

FILED:

October 31, 1988 (19881031)

**INTL CLASS:** 

[5] H01L-029/784; H01L-021/265; H01L-021/336

JAPIO CLASS: 42.2 (ELECTRONICS - Solid State Components)

JAPIO KEYWORD: R097 (ELECTRONIC MATERIALS -- Metal Oxide Semiconductors,

MOS); R100 (ELECTRONIC MATERIALS -- Ion Implantation)

JOURNAL:

Section: E, Section No. 957, Vol. 14, No. 348, Pg. 42, July

27, 1990 (19900727)

#### **ABSTRACT**

PURPOSE: To prevent a transistor from varying in characteristics and to restrain a current to a semiconductor substrate from increasing by a method wherein the transistor is provided with a slope and impurity diffusion layers of a drain and a source formed on the region overlapped with the slope, and the amount of impurity in the overlapped area of the impurity diffusion layer with the slope is made to change corresponding to the change of the slope in thickness.

CONSTITUTION: An N-type donor impurity 5 is ion implanted into the surface of a substrate highly in-concentration at a high injection energy to form an N-type impurity diffusion layer 6. The donor impurity 5 is not implanted into a part of the substrate just under the part of a gate thin film electrode 3 large enough in thickness. An N-type impurity diffused layer 6 is formed in a part of the substrate 1 just under the sloping area of the gate thin film electrode 3. In the sloping area, the impurity concentration is comparatively low under a part of the gate thin film electrode 3 whose thickness is comparatively large, and moreover an impurity implanted layer as to be located at a position near to the surface of the is so formed 1. On the other hand, the donor impurity semiconductor substrate concentration becomes gradually higher and the thickness of the diffusion layer 6 from the surface of the semiconductor substrate 1 becomes gradually larger as the gate thin film electrode 3 decreases gradually in thickness toward its outer part along a broadwise direction.

⑩日本国特許庁(JP)

10 特許出願公開

#### 平2-121369 ⑫ 公 關 特 許 公 報(A)

Mint. Cl. 5

識別記号

庁内整理番号

**@公開** 平成2年(1990)5月9日

H 01 L 29/784

8422 -5F H 01 L 29/78

301

21/265

G

(全7頁)

李杳囂求

能本県熊本市八幡町100番地

未請求 請求項の数 1

60発明の名称

MIS型電界効果トランジスタ

頤 昭63-274762 204年

@出 昭63(1988)10月31日

17 (2)杂 明 老

和 也 熊本県熊本市八幡町100番地 九州日本電気株式会社内

九州日本電気株式会社 の出 題 **X** 

弁理士 藤巻 四代 理 正赛

#### 1. 発明の名称

MIS型電界効果トランジスタ

### 2. 特許請求の範囲

(1) その側面が半導体基板に対して傾斜しこ の傾斜部で幅方向端部側の膜厚が薄くなるゲート 浮膜電極と、前配半導体基板の表面にその一部が 前記傾斜部と重なる領域に形成されたソースドレ インの不執物拡散層とを有し、この不純物拡散層 の前記傾斜部との重なり部における不純物量が前 記損料部の膜厚の変化に対応して変化しているこ とを特徴とするMIS型電界効果トランジスタ。 3. 発明の詳細な説明

### [産業上の利用分野]

本発明はソース及びドレインの拡散層に温度分 布をもたせたMIS還電界効果トランジスタに関 する.

#### [ 従来の技術]

従来のMIS(Netal Insulator Semiconductor) 型電界効果トランジスタ(以下、MISFET

という)の製造工程について説明して併せて、そ の構造について説明する。

MISFETにはPチャネル型とNチャネル型 とがあるが、ここでは特に、Nチャネル型MIS FETについて説明する。

第7図(a)乃至(e)は従来のNチャネル型 MISFETの製造方法をその工程順に示す断面 図、第8図は従来のNチャネル型MISFETの ソース又はドレイン近傍の構造を示す断面図、第 9 図は機能にPN接合部分中央からの距離をとり、 縦輪上方にはP型不純物濃度、縦軸下方にはN型 不純物漁皮をとって、PN袋合部分における不能 物濃度分布を示すグラフ図である。

先ず、第7図(a)に示すように、P型半導体 茲板31の表面に絶縁体薄膜32を形成する。

次に、第7図(b)に示すように、絶縁体薄膜 3 2 上にゲート薄膜電極33用の例えば、不純物 を含む多結晶シリコン層33aを成長させる。

次に、第7図(c)に示すように、全面にフォ トレジストを生布した後、所定のパターンで電光

BEST AVAILABLE COPY

特閒平2-121369(2)

し、現像することによって、矩形断面のフォトレ ジスト34をパターン形成する。

次に、第7四(d)に示すように、このフォト レジスト34をマスクとして多枯晶シリコン層3 3 a を異方性エッチングすることにより矩形筋面 のゲート薄膜電極33を所望のパターンで形成す る。その後、ゲート薄膜電板33上のフォトレジ スト34を剝離する。

次に、第7図(e)に示すように、ゲート薄膜 電極33をマスクとして半導体基板31の表面に 高濃度で、且つ、高エネルギでN型ドナー不能物 35をイオン注入して、ソース及びドレイン用の N型不植物の拡散層36を形成する。

このようにして形成された従来のNチャネル型 MISFETにおいては、上述の如く、ゲート薄 膜電極33のエッチングは異方性エッチングによ り行われるため、このゲート薄膜電極33の側面 の形状は半導体基板31の表面に対して略々垂直 となる。また、ゲート薄膜電極33をマスクとし てソース及びドレイン部へドナー不植物35を注

- 入するため、ゲート薄膜電極33の下方の半導体 基板31中には剪記ドナー不純物は全く注入され ない.

従って、第8回に示すように、半準休益収31 とソース又はドレイン不純物拡散層36との間の PN接合部部分37においては、第9図に示すよ うに、ゲート拝膜電振33の間面下部(縦軌)に て、極性及び不輔物過度が急激に変化する。即ち、 Pチャネル型半導体基板領域38ヒNチャネル型 ソース又はドレイン保域3.9との間で極性が反転 する。また、遺常ソース及びドレイン部の拡散層 36の不能物注入量はソース及びドレインにおけ る拡散層抵抗が問題とならない程度に高速度に設 定されるため、ゲート薄膜電極33の側面下部に おける半導体基板31中の不純物の極性及び温度 変化は極めて急激なものとなっていた。

#### [発明が解決しようとする護題]

上述した従来のMISFETにおいては、ゲー ト薄膜電極33の側面下部の半導体基板表面近く のPN接合部分37において、不純物の極性及び

遺皮が急激に変化しているので、MISFETが 飽和領域動作を行う際にピンチオフ点からドレイ ン領域端部までの空乏層の幅が極めて狭くなって しまう。このため、ピンチオフ点とドレイン領域 場部との間の電界強度が高くなり、ホットエレク トロンの発生が顕著となる。従って、絶縁薄膜中 ヘエレクトロンが往入されてトランジスタの動作 特性が変動したり、半導体基板への電流が増大し たりする等の不福合がある。

本発明はかかる問題点に鑑みてなされたもので あって、トランジスタ籍特性の変動及び半導体基 仮への電流の増大を抑制することができるMIS 型電界効果トランジスタを提供することを目的と する.

### [課題を解決するための手段]

本発明に係るMIS型電界効果トランジスタは、 その個面が半導体基板に対して傾斜しこの傾斜部 で幅方向端部側の腹厚が薄くなるゲート薄膜電極 と、前記半導体基板の表面にその一部が前記傾斜 部と重なる領域に形成されたソースドレインの不

植物拡散層とを有し、この不純物拡散層の前記様 斜部との重なり部における不純物量が前記傾斜部 の膜厚の変化に対応して変化していることを特徴 とする。

本発明においては、ゲート薄膜電極の膜厚が十 分に厚い領域の直下には不純物の拡散層が存在し ないが、ゲート薄膜電極の側面が傾斜して形成さ れた傾斜部と重なる部分の半導体基板表面にはソ ースドレインの不純物拡散層が形成され、この部 分においては、拡散層の不純物量(濃度及び/又 は層厚)がゲート薄膜電極の頻斜部の膜厚に対応 して変化する。このため、ゲート薄膜電極の傾斜 部直下には、ソースドレイン拡散層の不純物がな だらかな温度分布を示すと共に、層厚がなだらか に変化する。これにより、ピンチオフ点からドレ イン領域までの空乏層の幅が広くなるから、従来 のMIS型電界効果トランジスタに比して電界強 度が緩和されるので、ホットエレクトロンの発生 が抑制される。このため、トランジスタの動化特

## DEST AVAILABLE COPY

### 特開平2-121369 (3)

性の変動及び半導体基板への電流の増大等が防止 される。

また、この不純物量が徐々に変化する領域はゲート浮膜電極と重なっているため、この部分が動作時に寄生抵抗として作用することはない。従って、MISFETの動作電流の低下等の弊害は発生しない。

#### [寒旋例]

次に、本発明の実施例について混付の図面を参照して説明する。

先ず、本発明の実施例に係るMISFETの製造工程について説明して、併せて、その構造について説明する。

MISFETにはPチャネル型MISFETと Nチャネル型MISPETとがあるが、ここでは Nチャネル型MISFETについて説明する。

第1因(a)乃至(e)は本発明の第1の実施例に係るNチャネル型MISFETの製造過程をその工程順に示す断面図、第2回は第1の実施例におけるソース又はドレイン近傍の構造を示す断

(3) 面図、第3図は横軸にPN接合部分中央からの距離をとり、縦軸上方にはP型不純物濃度、縦軸下方にはN型不純物濃度をとって、PN接合部分近傍の基板中の不純物濃度分布を示すグラフ図である。

先ず、第1図(a)に示すように、P型半導体基板1の表面に絶縁体薄膜2を形成する。

次に、第1図(b)に示すように、絶録体薄膜 2の表面にゲート薄膜電優3を形成するための、 例えば、不能物を多量に含む多結晶シリコン層3 aを成長させる。

次に、第1図(c)に示すように、多結晶シリコン暦3aの全面にフォトレジストを塗布した後、所定パターンで露光し、現像することにより、矩形面のフォトレジスト4をパターン形成する。

次に、第1図(d)に示すように、フォトレジスト4をマスクとして多結晶シリコン層3aを等方性エッチングすることにより、絶縁体容膜2上に断面形状が白形をなすゲート薄膜電極3を形成する。その後、フォトレジスト4をゲート薄膜電

極3の上国から剝離する.

このように等方性エッチングにより形成された ゲート薄膜電極3においては、その側面は蒸板1 に対して傾斜しており、その傾斜部における膜厚、 即ち、傾斜部表面から絶縁体薄膜2までの最短距 離はゲート薄膜電極3の個方向外方に向かって徐 々に薄くなっている。

一方、傾斜部に挟まれた中央部分は基板 1 に対して平行であり、十分な膜厚を有している。

次に、第1図(e)に示すように、基板1表面にN型ドナー不純物5を高濃度で、且つ、高注入エネルギでイオン注入することによって、基板1の表面にソース及びドレイン用のN型不純物拡散層6を形成する。

このようにして得られたMISFETにおいては、第2図に示すように、ゲート薄膜電極3の膜厚が十分に厚い部分の直下域の基板1にはドナー不能物5はイオン注入されない。しかし、ゲート薄膜電極3の傾斜部の直下域における基板1にはその少なくとも一部にN型不統物拡散層6が形成

特開平2-121369 (4)

大等が抑制される。また、ソース及びドレイン拡 飲用 6 においては、不純物濃度が徐々に変化する P N 接合部分 7 (第 2 図)、8 (第 3 図)がゲート 薄膜電極 3 と 重なっているため、動作時に 苦生抵抗として作用することはない。このため、M I S F E T の動作電液を低下させる等の季音は発生しない。

次に、本発明の第2の実施例に係るMISPE Tについて誠付の図面を参照して説明する。

第4図(a)乃至(f)は本実施例のMISF ETの製造過程をその工程風に示す断面図、第5 図は本実施例のMISFETの特にソースはは レイン近傍の構造を示す断面図、第6図は輸出に PN接合部分中央からの距離をとり、縦軸上方に はP型不純物濃度、縦軸下方にはN型不純物濃度 はP型不純物濃度、縦軸下方にはN型不純物濃度 をとって、ゲート薄膜電極側面傾斜部下方の半導 体芸板表面近傍におけるPN接合部分の不純物濃 度分布を示すグラフ図である。本実施例では特に Nチャネル型MISFETについて説明する。

先ず、本実施例のNチャネル型MISFETの

"製造造程について第4因に基いて説明する。

第4図(a)に示すように、P型半導体基板2 1上に乾燥体薄膜22を形成する。

次に、第4回(b)に示すように絶縁体薄膜2 2上にゲート薄膜電極23用の多結晶シリコン層 23aを形成する。

次に、第4図(c)に示すように、多結晶シリコン層23aの全面にフォトレジストを塗布した後、所定パターンで露光し、現像することにより、矩形断面の形状のフォトレジスト24をパターン形成する。

次に、第4図(d)に示すように、フォトレジスト24をマスクとして多結晶シリコン暦23aを等方性エッチングすることにより、絶縁体薄膜22上に断面形状が台形をなすゲート薄膜電極23を形成する。その後、フォトレジスト24をゲート薄膜電極23上から剝離する。

この等方性エッチングにおいては、ゲート薄膜 電極23の上方部分がより多くエッチングされて、 その側面が基板21に対して傾斜するように形成

される。このゲート薄膜電極23の傾斜部における膜厚はゲート薄膜電極23の幅方向外方に向かって徐々に薄くなっている。

次に、第4回(e)に示すように、半導体基板 2 1 の表面に低濃度及び高エネルギでN型ドナー 不純物25をイオン注入する。これにより、低浪 皮N型不純物拡散層26を形成する。このとき、 ゲート痔膜電極23の膜厚が十分に厚い部分では、 その下方の半導体基板表面にはドナー不植物は全 く往入されない。しかし、ゲート薄膜電極23の 側面傾斜部直下の半導体基板表面には前記ゲート 不純物が注入される。この注入層はゲート薄膜電 後23の展厚が比較的厚い部分の下方では比較的 ドナー不純物濃度が薄く、しかも半導体基板表面 からの深さは浅い。また、ゲート理牒は梅23の **慣方向外方になるにつれてその膜厚が徐々に減少** すると、この膜厚の減少につれて、前記ドナー不 植物濃度は徐々に濃くなり、また前記半導体基板 表面からの深さは徐々に深くなっていく。しかし、 この工程におけるドナー不能物の注入は低温度の

注入であるため、ソース及びドレイン部拡散層 2 6の抵抗は高い。

本実施例においては、第5図に示すPN接合部分29において、第6図に示すようにドナー不統物造度が徐々に変化する部分30が形成され、しかもこの部分30においては前記ゲート浮脱な振23関面傾斜部直下の半導体基板21中のドナー不統物造度が低めて浮くなっている。このため、本実施例においては、所謂、LDD(Lightly Doped Drain)構造のMISPETを極めて容易

# BEST AVAILABLE COM

特期平2-121369(5)

に製造することができる。

上記構造のMISFETにおいては、第1の実 旅餅と同様に、ホットエレクトロンの発生が抑制 され、トランジスタ動作特性の変動及び半導体基 板への電流の増大等が抑制される。また、従来の LDD構造においてはソース及びドレイン部のド ナー不純物拡散層における不能物温度が薄い部分 で寄生抵抗が問題であったのに対し、本実施保の 構造であれば、前記不統物濃度が薄い部分はゲー ト薄膜電極23側面傾斜部と重なっているため、 動作時には寄生抵抗として作用しない。このため、 MISFETの動作電流の低下等の弊害はない。 また、本実施例のMISFETでは、ソース及び ドレイン部拡散層底部にも拡散層28から拡散層 26へ向かう不純物の濃度勾配があるので、空乏 暦が広がりやすくなっている。このため、拡散層 の寄生容量も減少させることができるという利点 がある。

[発明の効果]

以上説明したように本発明は、ゲート稼農電極

断面図、第6図は本発明第2の実施例に係るMI SFETのゲート薄膜電極関面傾斜部直下近傍の PN接合部分における不純物の濃度分布を示すグ ラフ図、第7図(a)乃至(e)は従来のMIS FETの製造過程を工程順に示す断面図、第8図 は従来のMISFETのソース又はドレイン近傍 の構造を示す断面図、第9図は従来のMISFE Tのゲート薄膜電極側面直下近傍のPN接合部分 における不抵物の過度分布を示すグラフ図である。 1,21,31;P型半導体基板、2,22、 32:絶疑休薄膜、3,23,33;ゲート薄膜 電板、6.36;N型不減物拡散層、2.6;低溫 度N型不純物拡散層、28;高濃度N型不植物拡 散層

出題人 九州日本電気株式会社 代理人 弁理士 藤卷正憲

(5) 観面に傾斜部を有しており、この傾斜部の直下の 基板表面に不越物量が傾斜部の膜厚に応じて変化 する部分を有する拡散層を形成したから、PN接 合部分における電界強度が緩和され、ホットエレ クトロンの発生によるトランジスタ諸特性の変動 及び半導体芸板への電流の増大が抑制される。ま た、上記構造においては、客生抵抗の発生が助止 されるため、動作電流が低下することはない。 4. 図面の簡単な説明


第1図(a)乃至(e)は本発明の第1の実施 例に係るMISFETの製造過程を工程順に示す 断面図、第2図は第1の実施例に係るMISET のソース又はドレイン近傍の構造を示す断面図。 第3回は本発明の第1の実施例に係るMISFE Tのゲート移膜電極側面傾斜部直下近傍のPN接 合部分における不純物の濃度分布を示すグラフ図、 第4図(a)乃至(t)は本発明の第2の実施例 に係るMISPETの製造過程を工程順に示す断 面図、第5図は本発明の第2の実施例に係るMI SFETのソース又はドレイン近傍の構造を示す

1:日本マルセラ井伊多森

2: 抢劫好寺原

3: ゲート 西暦 単海

6:NEXHOREA



# BEST AVAILABLE COPY


## 特閒平2-121369 (6)

()

(6)


7: PN接合部分

8.不此物港度如徐〇二使先刊部分




26; 在潜水川型平地市本政府 28; 高港県川里平地市本政府


21; P为十二型产品体基础 22; 把场价递源 23: 个一串限电极




29: PN 接合部分

30; Ft-开托物濃度以受化奶部分






31: 尸形 社型中岛标及路



特開手2-121369 (7)

-(7)

37; PN 存合部分



第一8 図

第一9 図